The subject of aging in CMOS circuits has been examined and some reliabilitysimulations have been run for analog CMOS circuits in order to observe the eects ofthis phenomenon on the reliability of CMOS circuits in this work. Electronic circuitsalso have a useful lifetime as everything in the nature. This time can be dened asa regular period where the circuit is able to work properly and do its function accurately.In spite of the fact that rapid advances in semiconductor technology bringsmany advantages, there are also some drawbacks. One of these negative consequencesis reduction of reliability of circuits. Aging isn't a new trend for the CMOS circuitsbut, after the iteration of Moore's law which pushed the transistor channel length tounder 180 nm, the subject of aging have been elevated from an academic exercise to agrowing, and perhaps a detrimental concern which the foundries have focused on. In orderto understand the physical mechanisms and create solutions to this phenomenon,reasons should be manifested clearly by both researchers and foundries. There area number of physical failure mechanisms aecting the reliability of a CMOS ASIC.Hot Carrier injection (HCI), Negative Bias Temperature Instability (NBTI), Time DependentDielectric Breakdown (TDDB) and Electromigration are the common failuremechanisms. The physical causes were investigated and a number of aging models ofthese mechanisms were discussed at the initial chapters. In addition to this theoreticalstudy, three diverse CMOS Cross-Coupled Dierential LC Oscillators (NMOS, PMOS,and CMOS) were designed to observe the aging eects on phase noise of each structure,reliability simulations were run for each structure, and the study was completedby evaluating all of these results.

Bu çalışmada, CMOS devrelerde yaşlanma sorunu araştırılmış ve bu sorunun CMOS devrelerindayanıklılığına olan etkisi bir analog devre üzerinde güvenilirlik testleri gerçekleştirerek incelenmiştir.Doğada bulunan herşey gibi elektronik devrelerin de bir ömrü vardır. Bu süreyi, devrenin fonksiyonunuhatasız bir biçimde gerçekleştirebildiği zaman aralığı olarak tanımlayabiliriz. Yarı iletken teknolojisindekihızlı ilerlemeler yanında bir çok yarar getirdiği gibi aynı zamanda bazı sorunlarda oluşturmaktadır.Bu olumsuz sonuçlardan birisi de devrelerin dayanıklılığının azalmasıdır. Yaşlanma olayı CMOS devreleriçin yeni bir kavram olmadığı halde, özellikle transistor kanal boyunun 180nm 'nin altına indirilmesiile yaşlanma sadece bir araştırma konusu olmaktan çıkmış, aynı zamanda üretici firmaların da yakındanilgilendiği önemli bir sorun haline gelmiştir. Bu yüzden bu çalışmada, CMOS devrelerde yaşlanmayasebep olan 4 farklı fiziksel olay (Sıcak taşıyıcı enjeksiyonu, Negatif tabanlı sıcaklık kararsızlığı, Zamanabağlı yalıtkan bozulması ve Elektron göçü) araştırılmış ve bu araştırmaya ek olarak üç farklı yapıda çaprazbağlı farksal CMOS osilatör devresi tasarlanarak yaşlanma olayının her bir osilatörün faz gürültüsüneetkisi incelenmiş, güvenilirlik benzetimleri yapılmış ve çalışma tüm bu sonuçların yorumlanmasıyla tamamlanmıştır.