Tez detayları

FPGA tabanlı 64 bit aritmetik mantık birimi tasarımı

Yazarlar:

Sağlam Bedir, Nuray

Yayıncı:

İstanbul Üniversitesi-Cerrahpaşa

Ana Başlıklar:

Mühendislik ve uygulamalı operasyonlar

Belge Tipi:

Tezler

Program Tipi:

Yüksek Lisans

Yayın Tarihi:

12/2017

Belge Dili:

Türkçe

Document ID (Org No.):

2000180948

Özet

In the present day technology, there is an immense need of developing suitable data communication interfaces for real-time embedded systems. Field Programmable Gate Array(FPGA) offers various resources, which can be programmed for building up an efficient embedded system. FPGA programming is performed with the usage of hardware description languages. In this study, the 64-bit Arithmetic Logic Unit, which is the most important structure of the Central Processing Unit (CPU), has been designed for processing signed numbers by using the VHDL hardware description language and Cyclone II FPGA architecture. As a design method, bottom-up method and behavioral and structural modeling methods are used as modeling method. In addition operation, one of the fast adders structure named Conditional Sum Adder is used, and with this structure delay caused by the calculation of the carry bit is minimized. At the end of the study, theoretical knowledge and application results were compared and the findings were evaluated.

Günümüz teknolojisi gerçek zamanlı gömülü sistemler için uygun veri iletişim arayüzleri geliştirilmesine büyük ihtiyaç duymaktadır. Alanda programlanabilir Kapı Dizileri (FPGA) programlanabilen çeşitli kaynakları ile etkin gömülü sistem tasarımlarının gerçekleştirilmesini büyük ölçüde desteklemektedir. Programlanmaları donanım tanımlama dilleri ile gerçekleştirilmektedir. Bu çalışmada Merkezi İşlem Birimi(CPU)'nin en önemli yapısı olan, çeşitli aritmetiksel ve mantıksal işlemlerin gerçekleştirildiği, 64 Bit İşletimli Aritmetik Mantık Birimi işaretli sayıların işlenmesini sağlayacak şekilde, VHDL donanım tanımlama dili ve Cyclone II FPGA mimarisi kullanılarak tasarlanmıştır. Tasarım yöntemi olarak `aşağıdan-yukarıya` benimsenmiş ve modelleme yönteminde davranışsal ve yapısal modelleme yöntemleri kullanılmıştır. Tasarımın toplayıcı devresinde hızlı toplayıcılardan olan koşullu toplayıcı devresi kullanılmış ve elde biti hesabından kaynaklanan gecikme minimize edilmiştir. Tasarım sonucunda teorik bilgi ve uygulama sonuçları karşılaştırılmış ve bulgular değerlendirilmiştir.

Tez detayları

FPGA tabanlı 64 bit aritmetik mantık birimi tasarımı

Yazarlar: Sağlam Bedir, Nuray

Yayıncı: İstanbul Üniversitesi-Cerrahpaşa

Ana Başlıklar: Mühendislik ve uygulamalı operasyonlar

Belge Tipi: Tezler

Program Tipi: Yüksek Lisans

Yayın Tarihi: 12/2017

Belge Dili: Türkçe

Document ID (Org No.): 2000180948